


STTL 型双 J-K 触发器(负沿触发、带清零和预置)


典型参数:

外引线排列图

 $f_{\perp f_{max}} = 125 MHz$ Pd=75mW



逻辑图



功能表

输			λ		输	出
预置	清除	时钟	J	K		
PRE	CLR	CLK	J	K	Q	\overline{Q}
L	Н	×	×	×	Н	L
Н	L	\times	X	\times	L	Н
L	L	×	×	×	H*	H*
Н	Н	↓	L	L	Qo	$\overline{\overline{\mathbf{Q}}}_{0}$
Н	Н	↓	Н	L	Н	L
Н	Н	\	L	Н	L	Н
Н	Н	↓	Н	Н	翻	转
Н	Н	Н	×	X	Qo	$\overline{\overline{Q}}_0$

H=高电平 L=低电平

X=不定

↓=从高电平过渡到低电平 Q_0 =建立稳态输入条件之前的 Q 电平

 Q_0 =建立稳态输入条件之前的Q电平

* 这种情况是不稳定的,即 当预置和清除输入回到高电 平时,状态将不能保持。



STTL型双 J-K 触发器(负沿触发、带清零和预置)

推荐工作条件

	参数名称			74 II		54				
符号			参数值			参数值			单位	
				典型	最大	最小	典型	最大	1	
Vcc	电源	电源电压			5. 25	4.5	5	5. 5	V	
V_{IH}	输入高码	电平电压	2.0			2.0			V	
$V_{\rm IL}$	输入低电平电压				0.8			0.8	V	
I_{OH}	输出高电平电流				-1000			-1000	μΑ	
I_{OL}	输出低电平电流				20			20	mA	
f_{CK}	时钟频率		0		80	0		80	MHz	
	脉冲宽度	时钟高电平	6			6			ns	
$t_{ m W}$		时钟低电平	6.5			6.5				
		预置或清除低	8			8				
t_{su}	建立时间	高电平数据	3 ↓			3 ↓			ns	
		低电平数据	3 ↓			3 ↓			113	
$t_{\rm h}$	保持时间		0 1			0 \			ns	
T_{A}	工作环境温度		-40		85	-55		125	$^{\circ}\mathbb{C}$	

电性能:(除特别说明外,均为全温度范围)

		测试条件		74 II			54			单位
符号	参数名称			参数值			参数值			
				最小	典型	最大	最小	典型	最大	
V_{IK}	输入钳位电压	Vcc=最小	$I_I = -18mA$			-1.2			-1.2	V
V_{OH}	输出高电平电压		V _{IL} =最大 I _{OH} =最大	2. 7			2. 5	3. 4		V
V _{OL}	输出低电平电压		V _{IL} =最大 I _{OL} =最大			0.5			0. 5	V
I_{I}	输入电流 (最大输入电压时)	Vcc=最力	大 V _I =5.5V			1			1	mA
	输入高电平电流	Vcc=最大 V _I =2.7V	J、K			50			50	μΑ
,			清除 CLR			100			100	
I_{IH}			预置 PRE			100			100	
			时钟 CLK			100			100	
I _{IL} ‡	備入作田平田畑	Vcc=最大 V _i =0.5V	J、K			-1.6			-1.6	mA
			清除 CLR *			-7			-7	
			预置 PRE *			-7			-7	
			时钟 CLK			-4			-4	
I_{OS}	输出短路电流	Vcc=最大	$V_0=0V$	-40		-100	-40		-100	mA
I_{CC}	电源电流	Vcc=最大	(注1)			50		30	50	mA

注 1: 测 Icc 时,所有输出开路,输出 Q 和 \overline{Q} 依次为高电平下测量。测量时,时钟输入接地。

注*:清除 \overline{CLR} 端的 I_{IL} 在预置高电平下测量;预置 \overline{PRE} 端的 I_{IL} 在清除高电平下测量; 所有典型值均在 Vec=5.0V, $T_A=25$ \mathbb{C} 下测量得出。

BDTIC 半导体事业部 www.bdtic.com/Semiconductor



STTL 型双 J-K 触发器(负沿触发、带清零和预置)

交流 (开关) 参数: Vcc=5.0V, T_A=25℃

符号	参数名称	从(输入)	到(输出)	测试条件	参数值			单位
11) 5	多 数石柳	/外 (相/八)			最小	典型	最大	半世
fmax	最大时钟频率				80	125		MHz
$t_{\rm PLH}$	传输延迟时间	预置PRE 或清除CLR	Q或Q	C 15 E		4	7	ns
	传输延迟时间	预置 PRE 或清除 CLR		$C_L=15pF$				
4	[存制 延 匹 的] 问	(时钟高)	□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□	$R_L=280 \Omega$		5	7	ns
$t_{ m PHL}$	<i>比捻</i> 双孔识时间	预置 PRE 或清除 CLR	Q SQ Q					ns
	传输延迟时间	(时钟低)				5	7	
$t_{\rm PLH}$	传输延迟时间	IIII kit CI V	O = 0			4	7	ns
$t_{ m PHL}$	传输延迟时间	时钟 CLK	Q或Q			5	7	ns