16 bits x 2 banks, Synchronous design allows precise cycle control with the use of system clock I/O transactions are possible on every clock...32 31 30 29 28 27 26 Vss DQ15 DQ14 VssQ DQ13 DQ12 VDD Q DQ11 DQ10 VSSQ DQ9 DQ8 VDDQ NC UDQM CLK CKE ...
Description
Synchronous DRAM(512K X 16 Bit X 2 Banks) 同步DRAM(为512k × 16位2组)